مقاله انگلیسی رایگان در مورد طراحی اتاقک هگزادسیمال افزاینده صرفه جو – الزویر ۲۰۲۱
مشخصات مقاله | |
ترجمه عنوان مقاله | طراحی اتاقک هگزادسیمال افزاینده علامت دار و بدون علامت صرفه جو در مصرف انرژی |
عنوان انگلیسی مقاله | Energy efficient signed and unsigned radix 16 booth multiplier design |
انتشار | مقاله سال ۲۰۲۱ |
تعداد صفحات مقاله انگلیسی | ۸ صفحه |
هزینه | دانلود مقاله انگلیسی رایگان میباشد. |
پایگاه داده | نشریه الزویر |
نوع نگارش مقاله |
مقاله پژوهشی (Research Article) |
مقاله بیس | این مقاله بیس نمیباشد |
نمایه (index) | Scopus – Master Journals List – JCR |
نوع مقاله | ISI |
فرمت مقاله انگلیسی | |
ایمپکت فاکتور(IF) |
۲٫۶۶۳ در سال ۲۰۱۹ |
شاخص H_index | ۵۵ در سال ۲۰۱۹ |
شاخص SJR | ۰٫۵۷۹ در سال ۲۰۱۹ |
شناسه ISSN | ۰۰۴۵-۷۹۰۶ |
شاخص Quartile (چارک) | Q1 در سال ۲۰۱۹ |
مدل مفهومی | ندارد |
پرسشنامه | ندارد |
متغیر | دارد |
رفرنس | دارد |
رشته های مرتبط | مهندسی برق |
گرایش های مرتبط | برق قدرت |
نوع ارائه مقاله |
ژورنال |
مجله | کامپیوترها و مهندسی برق – Computers & Electrical Engineering |
دانشگاه | Gayatri Vidya Parishad College of Engineering |
کلمات کلیدی | رمزگذار اتاقک هگزادسیمال، افزاینده علامت دار، افزاینده بدون علامت و انرژی |
کلمات کلیدی انگلیسی | Radix-16 booth encoder، Signed multiplier، Unsigned multiplier and energy |
شناسه دیجیتال – doi |
https://doi.org/10.1016/j.compeleceng.2020.106892 |
کد محصول | E15276 |
وضعیت ترجمه مقاله | ترجمه آماده این مقاله موجود نمیباشد. میتوانید از طریق دکمه پایین سفارش دهید. |
دانلود رایگان مقاله | دانلود رایگان مقاله انگلیسی |
سفارش ترجمه این مقاله | سفارش ترجمه این مقاله |
فهرست مطالب مقاله: |
Abstract Keywords ۱٫ Introduction ۲٫ Related work ۳٫ Background ۴٫ Proposed radix-16 based booth multiplier ۵٫ Results and discussions ۶٫ Conclusion Authorship statement Declaration of Competing Interest References |
بخشی از متن مقاله: |
ABSTRACT Low power multiplier unit design is one of Digital Signal Processing (DSP) processors’ requirements to meet the growing demands. Though the higher radix Booth multiplier shows the marginal decrease in the power, the generation of hard multiples in the generation unit becomes the bottleneck in implementing the multiplier unit. This paper proposes an energy-efficient radix- 16 Booth multiplier design for combined, signed/unsigned numbers. This paper optimizes the partial product generation unit by (nr – 1) (where n represents input bit size, and r represents radix). As a result, delay and energy reduce significantly. The proposed 16-bit non-pipelined multiplier energy improved by 27.06%, 4.35%, and 27.79%, and the pipelined multiplier is improved by 25.74%, 31.30%, and 28.42%for signed, unsigned, and combined radix-16 designs respectively. Introduction In the modern era, with technology scaling, growing components integration and power management on the chip have become major challenges. With the continuous advancement in microprocessor design, to achieve an improved energy utilization for high data encryption rates and transmission. The various compact applications design constraints are satisfied to meet the low power consumption. Among all the units, the multiplier unit is a significant one which decides the average performance of a modern-day processor. Since the multiplier plays a vital role in various applications such as signal/image/video/ processing, it has become an important functional block to be optimized to improve performance [1]. In the day-to-day scenario, a low-power consuming multiplier unit has |