مقاله انگلیسی رایگان در مورد سوییچ نوری برای محاسبات کارایی انرژی پردازنده

samplepic2

 

مشخصات مقاله
عنوان مقاله  A Low Latency Optical Switch for High Performance Computing with Minimized Processor Energy Load [Invited]
ترجمه عنوان مقاله  سوییچ نوری کم تاخیر برای محاسبات با کارایی بالا همراه با حداقل بار انرژی پردازنده
فرمت مقاله  PDF
نوع مقاله  ISI
سال انتشار  مقاله سال ۲۰۱۵
تعداد صفحات مقاله  ۱۶ صفحه
رشته های مرتبط  مهندسی برق
گرایش های مرتبط برق مخابرات و مخابرات نوری
مجله  IEEE / OSA مجله ارتباطات نوری و شبکه
دانشگاه  گروه مهندسی الکترونیک، کالج دانشگاه لندن، انگلستان
کلمات کلیدی  الگوریتم های تخصیص و مسیر یابی، شبکه ها، اتصلات نوری
کد محصول  ۷۱۵۲
نشریه  IEEE
وضعیت ترجمه مقاله  ترجمه آماده این مقاله موجود نمیباشد. میتوانید از طریق دکمه پایین سفارش دهید.
دانلود رایگان مقاله دانلود رایگان مقاله انگلیسی
خرید ترجمه این مقاله خرید ترجمه این مقاله

 

بخشی از متن مقاله:
خلاصه

چگالی توان و مسائل برودتی کارایی پردازنده های تراشه ای با عملکرد بالا (CMP) را کاهش می دهند و در حال حاضر ارتباطات برون تراشه ای بیش از ۲۰ درصد توان را برای حافظه، شکاف PCI و ارتباطات شبکه ای مصرف می کنند. فرستنده و گیرنده های فوتونی که با CMP ها ادغام شده اند برای غلبه بر این مسائل در حال توسعه هستند  و بالقوه ارتباطات سوییچینگ با کمترین  فاصله (hop) را میان تراشه ها یا سرور های مرکز داده برقرار می سازند. هر چند وجود تاخیر در راه اندازی ارتباطات نوری نقشی حیاتی در تمام برنامه های محاسباتی  دارد، و وجود فرستنده گیرنده های ادغام شده با تراشه پردازنده سایر امور شبکه ای و مصرف توان مربوطه را به روی تراشه انتقال می دهد. در این فصل یک معماری سوییچینگ نوری با تاخیر کم پیشنهاد داده می شود که سبب کاهش توان مصرفی در تراشه پردازنده در دو حالت می شود: شبکه های ارتباطی با حافظه اشتراکی چند سوکته و سوییچ های نوری واقع در بالای رک  در مراکز داده. این معماری سوییچینگ توان مصرفی در CMP را با استفاده از یک صفحه کنترل  همراه با یک رابط سروری ارسال و فراموشی (forget) ساده و تداخل کننده M ach-Zehnder هایبرید (MZI) و تقویت کننده نوری نیمه هادی (SOA) که سوییچ نوری را با بافرینگ الکترونیکی ادغام کرده است، کاهش می دهد. نتایج نشان می دهندکه معماری پیشنهادی کاهش ۴۲ درصدی در تاخیر اصلی در بار های کم در مقایسه با سوییچ نوری برنامه ریزی شده متداول فراهم می کند و همچنین کارایی برای الگو های پخش (streaming) و ترافیک یک به همه (incast) افزایش می دهد. نشان داده شده است که توان اتلافی در تراشه پردازنده سرور در مقایسه با یک معماری سوییچینگ نوری برنامه ریزی شده همراه با سوییچینگ تشدید کننده تا بیش از ۶۰ درصد کاهش می یابد.

ارسال دیدگاه

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *