| مشخصات مقاله | |
| عنوان مقاله | Low cost and highly reliable radiation hardened latch design in 65 nm CMOS technology |
| ترجمه عنوان مقاله | طراحی یک latch چفت شده کم هزینه و با تشعشع قابل اطمینان بالا توسط فناوری 66 nm CMOS |
| فرمت مقاله | |
| نوع مقاله | ISI |
| سال انتشار | مقاله سال 2015 |
| تعداد صفحات مقاله | 10 صفحه |
| رشته های مرتبط | مهندسی برق |
| گرایش های مرتبط | افزاره های میکرو و نانو الکترونیک، مهندسی الکترونیک و مکاترونیک |
| مجله | اعتبار میکرو الکترونیک – Microelectronics Reliability |
| دانشگاه | مرکز میکروالکترونیک، مؤسسه فناوری هاربین، چین |
| کلمات کلیدی | لنز سخت رادیاتور، قابلیت اطمینان، SEU، گذار تک رویداد (SET) |
| کد محصول | 7153 |
| نشریه | نشریه الزویر |
| لینک مقاله در سایت مرجع | لینک این مقاله در سایت الزویر (ساینس دایرکت) Sciencedirect – Elsevier |
| وضعیت ترجمه مقاله | ترجمه آماده این مقاله موجود نمیباشد. میتوانید از طریق دکمه پایین سفارش دهید. |
| دانلود رایگان مقاله | دانلود رایگان مقاله انگلیسی |
| خرید ترجمه این مقاله | خرید ترجمه این مقاله |
| بخشی از متن مقاله: |
| خلاصه از انجاییکه فناوری در حال کاهش سطح مقیاس عناصر و المان ها است، خازن گیت (Gate Capacitance) و شارژ ذخیره شده در نود ها (گره – نقاط) حساس به سرعت در حال کاهش است که سبب می شود مدار های CMOS به تشعشع (تابش) ایجاد شده توسط خطا های نرم (کم شدت) بسیار اسیب پذیر باشند. در این مقاله یک latch چفت شده (hardened) کم هزینه و با تشعشع با قابلیت اطمینان بالا با استفاده از فناوری تجاری 65 nm CMOS پیشنهاد داده شده است. این latch پیشنهادی می تواند به طور کامل اشفتگی رویداد منفرد (SEU) را هنگامی که ذره با یکی از نود هایش برخورد می کند به طور کامل تحمل می کند. علاوه بر این latch پیشنهادی می تواند به طور موثری گذرایی رخداد منفرد (SET) ورودی را پوشش دهد (بپوشاند). مجموعه ای از شبیه سازی های HSPICE پس از اتمام طراحی به منظور ارزیابی مدار latch پیشنهادی و همچنین مدار های latch طراحی شده قبلی در مقالات انجام شده است و نتایج مقایسه ای ان ها در میان latch های نوع 4 نشان می دهد که latch پیشنهادی حداقل به میزان 39 درصد در مصرف توان صرفه جویی می کند و همچنین به میزان 67.6 درصد از محصول تاخیر توان می کاهد. علاوه بر این latch پیشنهادی دارای رتبه دوم از نظر کمترین میزان سربار محیطی است و امکان رقابت با latch های نوع 4 را از نظر تحمل چندین اشتفتگی رخداد منفرد (SEMU) دارد. در نهایت تاثیرات پردازش، ولتاژ منبع تغذیه و تغییرات درجه حرارت بر روی latch پیشنهادی و همچنین latch های پیشین مورد بررسی قرار گرفته است. |